前面的教程为数字电路的逻辑综合和设计奠定了基础。数字电路一般都有作为计算设备的应用,如处理器、控制器或应用特定的ic。作为一种计算设备,处理器、控制器或ASIC的数字电路本质上必须能够执行算术运算。进一步利用数字电路实现运算,建立复杂的计算逻辑和数学函数。
在处理器/控制器/ASIC中,对整数二进制数的算术运算由算术逻辑单元(ALU)执行,而对浮点数的算术运算由浮点单元(FPU)执行。浮点单元本身是由多个alu组成的。在计算机/计算设备的中央处理单元(CPU)或图形处理单元(GPU)中,有许多ALU和/或FPU(其中FPU本身是由多个ALU构建的)。
数字电路可以是两种类型中的一种——1)组合逻辑电路或2)顺序逻辑电路。在组合电路中,电路的输出只取决于当时的输入值。在顺序电路中,输出不仅取决于当前输入,而且取决于过去的输出值。ALU是由组合电路构成的。ALU通常被设计来执行以下操作-
1)算术运算-一般情况下,ALU支持的算术运算有加、加进位、减、减借位、二补、加、减和透入。
2)按位逻辑运算—ALU支持的逻辑操作有AND、OR、Exclusive-OR和One’s Complement。
3)移位操作- ALU中实现的位移位操作包括算术移位、逻辑移位、旋转和进位旋转。
因此,ALU可以执行加法和减法等算术运算,也可以对整数二进制数进行乘除运算。数字处理器的ALU可以使用二进制数作为并行8位、16位、32位或64位输入,这取决于它是8位、16位、32位还是64位处理器。ALU的基本构建模块是加法。加法器电路由逻辑门和触发器构成。半导体加法器电路可以在不到1微秒的时间内完成加法运算。
让我们学习各种组合电路-半加法器,全加法器,半减法器,全减法器,n位并行加法器,n位并行减法器等,它们通常是ALU的一部分。
一半加法器- - - - - -
半加法器是一个简单的组合电路,它执行两个二进制数字的算术加法或两个位的加法。它有两个输入和两个输出。两个输入是两个1位数A和B,两个输出是A和B的和(S)和进位数(C)。半加法器的真值表如下-
图1:半加法器真值表
从上面的真值表可以清楚地看出,如果两个输入中的任何一个为1,那么和为1;否则,如果两个输入都为1或0,那么和为0。这可以通过将输入端连接到一个独占或门来实现。只有当两个输入都为1时进位为1,否则进位为0。这可以通过将输入端连接到与门来实现。所以,半加法器有以下电路-
图2半加法器的符号和逻辑门图
完整的加法器- - - - - -
半加法器只有两个输入,并且在执行多位加法时,没有规定添加来自低阶位的进位。为此设计了全加法器。一个完整加法器被设计用来执行三个输入位的算术和,并产生一个和输出和进位。完整加法器的真值表如下-
图3:全加法器真值表
从真值表可以清楚地看出,全加法器有三个输入和两个输出。两个输入变量用A和B表示,表示要加的两个有效位。第三个输入Cin表示从前一个低位显著位置的进位。输出是总和(S)和Carry (C)。从真值表可以看出,如果有一个输入为1,或者所有输入都为1,Sum为1。这可以通过所有输入的异或来实现。当两个输入都为1或所有输入都为1时进位为1。这可以实现为总和所有输入的乘积表达式。所以,完整的加法器有以下电路-
图4:全加法器的符号和逻辑门图
可以注意到,全加法器是由两个半加法器电路和一个或门组成的。
半减法器- - - - - -
半减法器是一种简单的组合电路,设计用于执行两个位的减法。它有两个输入,X和Y和两个输出差(D)和借(Bout)。半减法的真值表如下-
图5:半减法真值表
从真值表可以看出,当任何一个输入为1时,差值D为1;否则,如果两个输入都为1或0,则D为0。这可以通过将输入端连接到一个独占或门来实现。只有当Y为1而不是X时,Borrow Out (Bout)为1。当X小于Y时,Borrow output Bout为1,然后通过从下一个高阶位借1来完成减法。这可以通过Y和x的NOT之间的AND运算来实现
图6半减法器的符号和逻辑门图
满减法器- - - - - -
全减法器设计用于执行减法运算,其中包含三个位,即减法位、减法位和上一阶段的借位。在全减法中,它有三个输入X、Y和Bin,两个输出Difference (D)和Borrow (Bout)。它有下面的真值表-
图7:全减法真值表
从真值表可以看出,如果其中一个输入为1或所有输入都为1,则Difference为1。这可以通过所有输入的异或来实现。如果有两个输入,则借出为1是或者所有输入都是1。这可以实现为两个半减法之间的OR运算。那么,全减法器有如下的电路图-
图8:全减法器的符号和逻辑门图
n位并行加法器
全加法器只能够添加两个单位数二进制数和进位输入。实际上,需要添加比1比特长得多的二进制数。要对两个n位二进制数相加,需要使用n位并行加法器。它在级联中使用了许多完整的梯子。上一个全加法器的进位输出连接到下一个全加法器的进位输入。
就像一个4位并行加法器,可以通过级联四个全加法器电路来构建。电路中A0和B0表示四比特字A和B的LSB,其中Full Adder-0是最低级。因此它的Cin被永久地定为0。其余的连接与n位并行加法器的连接完全相同。四位并行加法器是一种非常常见的逻辑电路。4位并行加法器如图所示
图9 4位并行加法器逻辑门图
n位并行减法器
减法可以用要减的数的1或2的补数来进行。例如,减法(a -B)可以通过将B的1或2的补数加到a上来执行。因此,可以使用二进制加法器来执行二进制减法。正如并行二进制加法器可以通过级联几个完全加法器实现一样,并行二进制减法器也可以通过级联几个完全减法器实现。
就像一个4位二进制并行减法,从另一个4位数字X3 X2 X1 X0减去一个4位数字Y3 Y2 Y1 Y0,将有4个差输出和借输出(Bout)。LSB全减器的Bin连接到0,上一个全减器的Bout连接到下一个全减器的Bin。一个4位并行减法器可以用下面的框图来表示
图10 4位并行减法器逻辑门图
在下一篇教程中,了解门级最小化和逻辑门实现上面讨论的算法电路。
了下:特色的贡献
与本文相关的问题?
询问和讨论Electro-Tech-Online.com而且EDAboard.com论坛。
告诉我们你的想法!!
你必须登录发表评论。